Гонка за сокращением размера транзисторов встречает всё больше ограничений. Инженеры начинают осваивать новый путь: вместо бесконечного уменьшения элементов используют толщину микросхемы. Исследователи из Университета Гонконга и Futurewei Technologies в обзоре Nature Nanotechnology показали, как двумерные материалы переносят часть проводников, памяти и транзисторов в верхние слои и на обратную сторону кремниевой пластины.
Физические ограничения проявляются на уровне соединений. Металлические линии между миллиардами элементов становятся уже, сопротивление растёт, сигналы задерживаются. На современных техпроцессах задержка в межсоединениях замедляет чип сильнее, чем замедление самих транзисторов. Простое уменьшение всех деталей в одной плоскости больше не даёт нужный выигрыш.
Авторы обзора предлагают использовать слои, которые раньше только обслуживали готовые транзисторы. Речь о BEOL — технологических слоях, формирующих металлические соединения и изоляцию после создания транзисторов. Графен, гексагональный нитрид бора и дихалькогениды вроде MoS₂ и WS₂ имеют толщину один атомный слой и сохраняют полезные электрические и тепловые свойства там, где обычные материалы быстро теряют эффективность.
Двумерные материалы решают несколько задач одновременно. Графен может заменить или дополнить медь в тончайших линиях, а атомарно тонкие покрытия служат барьером против проникновения меди в соседние слои. Другие материалы обеспечивают изоляцию между проводниками и одновременно лучше отводят тепло. Часть логики и памяти размещается прямо над основным кремниевым слоем, экономя драгоценное место в металлическом стеке.
Лабораторные успехи переходят в масштабируемые процессы. Весной 2026 года исследователи выращивали слой WS₂ толщиной менее одного нанометра по всей пластине при 350 °C. Материал одновременно служил подслоем для формирования меди и барьером от её диффузии, заменяя две функции одним ультратонким слоем. Низкая температура критична: верхние слои нельзя сильно нагревать после формирования чувствительных транзисторов внизу.
Другой подход переносит сети питания на обратную сторону пластины. В обычном чипе электропитание и сигналы конкурируют за место в металлических слоях над транзисторами. Питание с тыльной стороны освобождает переднюю часть для сигнальных соединений и сокращает путь тока к логическим элементам. Intel применяет этот принцип в технологии PowerVia для Intel 18A, перенося крупные линии питания на обратную сторону кристалла.
Обратная сторона пластины становится местом не только для проводов. Атомарно тонкие транзисторы встраиваются рядом с сетью питания как локальные силовые ключи и регуляторы. Аналогичные элементы появляются в BEOL рядом с памятью. Исследовательский центр imec рассматривает двумерные транзисторы для периферийных схем и многослойных систем, где разные функции распределяются по отдельным уровням.
Вертикальная интеграция развивается и с другими материалами. В сентябре 2026 года исследователи продемонстрировали трёхуровневую интеграцию транзисторов на основе оксида индия на пластине диаметром 200 мм. Было изготовлено более 100 тысяч устройств с соединением логики и памяти между уровнями. Это показывает общий вектор индустрии: дополнительную вычислительную плотность получают не только сокращением площади транзистора, но и наращиванием активных слоёв.
Внедрение двумерных материалов встречает серьёзные препятствия. Нужны равномерные плёнки на пластинах промышленного диаметра, воспроизводимые электрические контакты, контролируемое легирование, низкая дефектность и стабильные характеристики миллионов устройств. Особенно сложно выращивать или переносить качественные двумерные слои при температурах, безопасных для уже готовой схемы. Imec выделяет контакты истока и стока, легирование и совместное изготовление транзисторов разных типов как главные задачи на пути к промышленной интеграции.
Замена кремния графеном маловероятна в ближайшее время. Более реальная архитектура объединит кремниевые транзисторы внизу, сверхтонкие проводники в BEOL, память над логикой и питание с обратной стороны. Закон Мура в многослойной конструкции работает не как простая гонка за меньшим числом нанометров: чип превращается из плоской схемы в объёмную систему, где ценность приносит каждый доступный уровень по глубине.
